

EPITAXIAL WAFER AND ITS MANUFACTURE

Patent number:

JP2246344

Publication date:

1990-10-02

Inventor:

SAWADA MINORU

Applicant:

SANYO ELECTRIC CO LTD

Classification:

- international:

H01L21/338; H01L21/205; H01L21/208; H01L29/812

- european:


Application number: JP19890068781 19890320

Priority number(s):

Report a data error here

Abstract of JP2246344

PURPOSE:To form a superior GaAs/InGaAs hetero junction interface by using a non-doped GaAs layer as a spacer. CONSTITUTION: An epitaxial wafer is completed by growing the following in order on a semiinsulative GaAs substrate 1 by molecular beam epitaxial technique; a nondoped GaAs layer 2, a non-doped InxGa1-xAs layer 3, a non-doped GaAs layer 4, an Si doped AlyGa1-yAs layer 6, and an Si doped GaAs layer 6. The crystallizability of GaAs used as a spacer is sufficiently superior and the trap density also is small, even when the growth temperature is 500 deg.C. Thereby a superior GaAs/InGaAs hetero interface can be formed.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

BEST AVAILABLE COPY

技術表示箇所



識別記号

FΙ

H01L 29/80

(19)日本国特許庁 (JP)

H01L 29/778

(51) Int.Cl.⁶

(12) 特 許 公 報 (B2)

庁内整理番号

9447-4M

(11)特許番号

第2708863号

(45)発行日 平成10年(1998) 2月4日

(24)登録日 平成9年(1997)10月17日

Н

21/205 21/208 21/338 29/812	3 3	21/2 21/2	
(21)出願番号 (22)出願日 (65)公開番号 (43)公開日	特願平1-68781 平成1年(1989)3月20日 特開平2-246344 平成2年(1990)10月2日	(73)特許権者 (72)発明者 (74)代理人 審査官 (56)参考文献	三洋電機株式会社 大阪府守口市京阪本通2丁目5番5号 澤田 稔 大阪府守口市京阪本通2丁目18番地 三 洋電機株式会社内 弁理士 安富 耕二 (外1名) 棚田 一也

(54) 【発明の名称】 エピタキシヤルウエハ及びその製造方法

1

(57)【特許請求の範囲】

【請求項1】半絶縁性GaAs基板上に、第1のノンドープGaAs層、ノンドープIn_xGa_{1-x}As層、第2のノンドープGaAs層、一導電型のA1_xGa_{1-x}As層、一導電型のGaAs層がこの順序でエピタキシャル成長により積層されていることを特徴とするエピタキシャルウエハ。

【請求項2】半絶縁性GaAs基板上に第1のノンドープGa As層をエピタキシャル成長する工程と、前記第1のノンドープGaAs層上に第1の成長温度でノンドープInx Gai-x As層をエピタキシャル成長する工程と、前記ノンドープ 10 Inx Gai-x As層とに第2の成長温度で第2のノンドープGa As層をエピタキシャル成長する工程と、前記第2のノンドープGaAs層上に前記第1、第2の成長温度よりも高い第3の成長温度で一導電型のAlx Gai-x As層をエピタキシャル成長する工程と、前記一導電型のAlx Gai-x As層上に

2

前記第1、第2の成長温度よりも高い第4の成長温度で一導電型のGAAS層をエピタキシャル成長する工程と、を含むことを特徴とするエピタキシャルウェハの製造方法

【発明の詳細な説明】

(イ)産業上の利用分野

本発明はエピタキシャルウエハ及びその製造方法に関し、特にスードモルフィックHEMTに用いられるエピタキシャルウエハ及びその製造方法に関する。

0 (ロ)従来の技術

衛星放送受信システムの需要が高まる中、とのシステムの重要部分を占めるHEMT(高電子移動度トランジスタ)の性能向上に注目が集まっている。GaAs/ATGaAs系HEMTのゲート長短縮による高性能化だけでなく、最近では2次元電子ガスが形成されるチャンネル層を1n, Ga_{1-v}

10



As歪層としたスードモルフィック(pseudomorphic)構 造を用いることによる高性能化が試みられている(A.A. Ketterson et.al.IEEE Trans.Electron.Dev., Vol.EDL-33,pp.564-571,1986参照)。

第2図はスードモルフィックHEMTに用いる従来のエピ タキシャルウェハの概略断面図であり、該エピタキシャ ルウエハは半絶縁性GaAs基板(11)上に分子線エピタキ シャル技術によりノンドープGaAs層(成長温度500℃、 膜厚 l μ m)(12)、ノンドープ In, Ga, - , As層(成長温 度500℃、膜厚150Å、x=0.2) (13)、ノンドープA7、 Ca_{1-v}As層(成長温度500℃、膜厚20Å、y=0.2) (1 4)、SiドープAl、Ga. - 、As(成長温度500℃、膜厚500 \dot{A} 、y = 0.2、 $n = 2 \times 10^{1}$ / cm²) (15)、及びSiドー プGaAs層(成長温度500°C、膜厚500Å、n=2.5×10¹° /cm³)(16)を順次成長させることにより完成する。 (ハ) 発明が解決しようとする課題

上述のエピタキシャルウェハの製造方法では、ノンド ープIn, Ga, -, As層(13)及びスペーサとなるノンドープ A7、Ga, 、As層(14)を成長させる場合、基板温度を500 ℃付近としている。これは、成長温度を500℃以上にす ると、Inの優先的蒸発が起こり、該層 (13) の組成が変 化するためであるが、500℃近辺で成長させたノンドー プAl, Ga, . , As層(14)は、結晶性が悪くトラップ等が多 く、スペーサとして適さないばかりかAIGaAs/InGaAsへ テロ接合界面の乱れを招来する。

(二)課題を解決するための手段

本発明は半絶縁性GaAs基板上に、第1のノンドープGa As層、ノンドープIn, Ga, , As層、第2のノンドープGaAs 層、一導電型のAl、Ga、、As層、一導電型のGaAs層がとの 順序でエピタキシャル成長により積層されていることを 30 特徴とするエビタキシャルウエハである。

また、半絶縁性GaAs基板上に第1のノンドープGaAs層 をエピタキシャル成長する工程と、前記第1のノンドー プGaAs層上に第1の成長温度でノンドープIn_xGa_{1-x}As層 をエピタキシャル成長する工程と、前記ノンドープIn.G a_{4-x}As層上に第2の成長温度で第2のノンドープGaAs層 をエピタキシャル成長する工程と、前記第2のノンドー ブGaAs層上に前記第1、第2の成長温度よりも高い第3 の成長温度で一導電型のA7、Ga, - 、As層をエピタキシャル 成長する工程と、前記一導電型のAl、Ga.、As層上に前記 40 第1、第2の成長温度よりも高い第4の成長温度で一導 電型のGaAs層をエピタキシャル成長する工程と、を含む ことを特徴とするエピタキシャルウエハの製造方法であ る。

(ホ)作用

スペーサとして用いるGaAsは成長温度が500℃であっ ても十分結晶性が良く、トラップ密度も少ない。従っ て、良好なGaAs/InGaAsヘテロ界面を形成することがで きる。

また、スペーサとしての第2のGaAs層成長後、n型A7 50 サンブルB:最小雑音指数NFmim=1.0dB

CaAs層及びn型CaAsを500℃よりも高い成長温度で成長 することによって、n型AIGaAs層中のトラップ密度が減 少し、2次元電子供給能力(つまりn型AlGaAs層のキャ リア濃度)の増加及びn型AlGaAs層、n型GaAs層の抵抗 値を低減することができる。

(へ) 実施例

第1図はスードモルフィックHEMTに用いる本発明の一 実施例のエピタキシャルウエハの概略断面図であり、該 エピタキシャルウエハ半絶縁性GaAs基板(1)上に分子 線エピタキシャル技術によりノンドープGaAs層(成長温 度500℃、膜厚 1 μm) (2)、ノンドープ In_x Ga_{1-x} As 層(成長温度500℃、膜厚150Å、x=0.2) (3)、ノ ンドープGaAs層(成長温度500℃、膜厚20点) (4)、S iドープAl、Ga. - 、As層(成長温度630℃、膜厚500Å、y = 0.2、n = 2×10¹ */cm³ (5)、及びSiドープGaAs層 (成長温度630℃、膜厚500Å、n=2.5×10⁴°/cm "(6)を順次成長させることにより完成する。

このエピタキシャルウエハをサンブルAとする。

また、SiドープAl、Ga、-、As層(5)及びSiドープGaAs 20 層(6)の成長温度を500℃とする以外は上述のエピタ キシャルウエハの製造工程と同一の製造工程により完成 するエピタキシャルウエハをサンプルBとする。

さらに、第2図に示した従来のエピタキシャルウエハ をサンプルCとする。

これらサンプルA、B、Cの評価結果を以下に示す。 ①サンプルA、B、Cの電子移動度の測定を行なうと、

サンプルA:6750cm /v・s

サンプルB:6500cm²/v・s

サンプルC:5000cm²/v・s

となり、スペーサとしてノンドープGaAs層を用いると とにより電子移動度が大幅に向上すること、及びSiドー プAl, Ga, , As層(5)及びSiドープGaAs層(6)の成長 温度は高くすることによりさらに電子移動度が向上する ことが理解される。

②サンブルA、B、Cのシートキャリア濃度の測定を行 なうと、

サンプルA:1.8×1011/cm2 サンプルB:1.55×1012/cm2 サンプルC:1.4×1012/cm2

となり、スペーサとしてノンドープGaAs層を用いると とによりシートキャリア濃度が向上すること、及びSiド ープA1、Ga1、As層(5)、SiドープGaAs層(6)の成長 温度を高くすることによりさらにシートキャリア濃度が 向上することが理解される。

③サンプルA、B、Cを用いて、ゲート長0.5µm、ゲ ート幅200μm、ソース・ゲート間隔2μmのHEMTを作 製し、これらHEMTの動作周波数12QHz、ソース・ドレイ ン電流10mAにおける高周波特性の測定を行なうと、

サンプルA:最小雑音指数NFmim=0.9dB



サンプルC:最小雑音指数NFmim=1.3dB

となり、スペーサとしてノンドープGaAs層を用いると とによりNFmimが大幅に改善すること、及びSiドープAl、 Ga_{1-v}As層(5)及びSiドープGaAs層(6)の成長温度 を高くすることによりさらにNFmimが改善することが理 解される。

尚、本発明を2次元ホールガスが形成されるエピタキ シャルウエハに適用することができるのは明らかであ り、この場合、Siに代えてBe等をドープしてAl、Galz、As 層(5)、GaAs層(6)をp型とすればよい。

(ト) 発明の効果

本発明のエピタキシャルウエハは以上の説明から明ら米


*かな如く、スペーサとしてノンドープGaAs層を用いるこ とにより良好なGaAs/InGaAsへテロ接合界面を形成する ことができる。

【図面の簡単な説明】


第1図は本発明の一実施例のエピタキシャルウエハの概 略断面図、第2図は従来のエピタキシャルウエハの概略 断面図である。

(1)…半絶縁性GaAs基板、(2)…ノンドープGaAs 層、(3) ··· ノンドープIn, Ga1-x As層、(4) ··· ノンド 10 ープGaAs層、(5)…Al, Ga, , As層、(6)…n型GaAs 層。

【第1図】



【第2図】



BEST AVAILABLE COPY